## (19) Japanese Patent Office (JP)

(11) Patent Application Koukai (disclosure)

(12) Public Patent Disclosure Bulletin (A)

S56-047996

(43) Bulletin Date: April 30, 1981

(51) Int. Cl.<sup>5</sup>

Identification Code Internal File Nos.

G11 C17/00 101

7010-5B

7/00

11/34

7010-B

Number of inventions: 1 Request for examination: No

Total pages: 5

(54) Title of invention: Semiconductor memory device

(21) Patent Application No.: S54-121222

(22) Patent Application Date: September 20, 1979

(72) Inventor: Shigeki Yoshida

Nichiden-Toshiba Systems

1-4-10 Takanawa, Minato-ku, Tokyo

(71) Applicant: VLS1 Technology Research Group

4-1-1 Miyazaki, Takatsu-ku, Kawasaki City

(74) Agent: Takehiko Suzue, Patent Attorney, with 2 others

Description

### 1. Title of Invention

Semiconductor memory device

#### 2. What is claimed is:

1. A semiconductor memory device comprising:

a memory element circuit consisting of a plurality of memory elements; and

a plurality of address decoders that divide said memory element circuit into a plurality of blocks in units of addresses and that specify an address while duplicating the memory elements in each block in block order.

#### 3. Detailed Explanation of the Invention

The present invention relates to a semiconductor memory device that is dedicated to reading data.

The appearance of the MOS semiconductor memory device enabled the provision of large-scale electronic systems at low cost. Good examples of this are the small electronic calculator and the microcomputer system. The above-mentioned microcomputer system typically comprises a timing generator, a RAM, a ROM, a program counter, an instruction decoder, an ALU (Arithmetic and Logic Unit), and various registers, etc.

1

The above-mentioned ROM stores the program that runs this system. As the scale of these systems becomes larger, greater capacities and faster speeds are desired for the above-mentioned ROM. When a microcomputer comprises CMOS LSIs (Complementary MOS Large Scale Integrated Circuit), and the above-mentioned ROM is a p-channel FET, two types of ROM can be considered, a positive logic Nor ROM that connects the memory cells serially for output and a positive logic Nand ROM that connects the memory cells in parallel for output. When Al gate FETs are used, a higher degree of integration can be attained with the positive logic Nor ROM than with the positive logic Nand ROM, and further, even when higher degrees of integration by scaling are considered, the positive logic Nor ROM, which does not require long output signal lines, is superior to the positive logic Nand ROM. In addition, the positive logic Nor ROM is also superior from the viewpoint of power consumption. Nevertheless, the positive logic Nor ROM, which connects memory cells serially for output, has the disadvantage that operating speeds are slow because current must flow through FETs extending along several tens of stages.

2

p. 541

Figure 1 shows a dynamic ROM according to the prior art that has a positive logic Nor ROM configuration.

Typically, a dynamic ROM comprises a memory cell matrix 2 wherein a memory cell consists of a plurality of FETs  $1_1 ext{...} ext{1}_n$ , an address decoder 3 that selects address lines  $A_0$  -  $A_n$  of the memory cell matrix 2, a column decoder 4 that selects column lines  $C_0$  -  $C_m$ , a precharge FET 5, and discharge FETs  $6_0$  -  $6_m$ . Excluding the above-mentioned FET 5, the other FETs are all p-channel FETs; FET 5 only is an n-channel FET.

Given this type of ROM, let use the case where the data at, for example, address 0 and column 0 is read. First, a clock pulse  $\theta_R$  that is input to the gate of precharge FET 5 and each of the gates of discharge FETs  $6_0$  -  $6_m$  changes to the 1 level (+V<sub>DD</sub> level). At this timing, line  $A_0$  only changes to the 1 level, line  $C_0$  only of the column lines is turned on, the 0 level (-V<sub>DD</sub> level) is output through the FET<sub>5</sub> and out the drain, the FET<sub>5</sub> drain, that is, point A.

3

Next, when  $\theta_R$  changes to the 0 level, the FET<sub>5</sub>, which has been until this point, is turned off. Since at this time, the FET  $1_1$  within the memory cell matrix 2 that ahs the 1 level signal from the address line  $A_0$  as its gate input is turned off, point A remains as is at the 0 level and the 0 level is output as data. Following this, data is read sequentially until address 0, column M is reached. Because there is no FET in this portion of the memory cell matrix 2, when  $\theta_R$  inverts from the 1 level to the 0 level, the 0 level signal from point A changes to the 1 level and the 1 level is output as data. In this type of prior art dynamic ROM, when the 1 level is read as data, the discharge current must flow through many FETs to the +V<sub>DD</sub> side, and as a result, the operating speed becomes slow.

4

Here, if the maximum operating frequency of the above-mentioned ROM is assumed to be no more than one-half compared to the maximum operating frequencies of the other circuits such as the RAM, the program counter, etc., when a microcomputer that is configured using this ROM, the maximum operating frequency of the system overall matches the maximum operating speed of the ROM, so that the operating frequency of the system is low.

With the foregoing in view, an object of the present invention is to provide a semiconductor memory device that is capable of faster operation.

An embodiment according to the present invention is explained below with reference to the drawings. Figure 2 shows a configuration diagram of one embodiment of a semiconductor memory device according to the present invention. A dynamic ROM similar to that of the prior

art is illustrated here. In the figure, 11 and 12 are each a memory cell matrix wherein a plurality of FETs form the memory cells. Even-numbered addresses are assigned to each of the FETs in the memory cell matrix 11 on one side while odd-numbered addresses are assigned to each of the FETs in the memory cell 12 on the other side.

5

That is, the above-mentioned memory cell matrixes 11 and 12 comprise two blocks according to whether the FETs in the memory cell matrix is assigned a even address or an odd address. An address decoder 13 selects address lines  $A_0$  -  $A_{2K}$  of the memory cell matrix 11 of the block that has been assigned the above-mentioned even addresses and an address decoder 14 selects address lines  $A_1$  -  $A_{2K+1}$  of the memory cell matrix 12 of the block that has been assigned the above-mentioned odd addresses. A column decoder 15 operates synchronously with the above-mentioned address decoder 13 and selects column lines  $C_0$  -  $C_M$  of the memory cell matrix 11. In addition, a column decoder 16 operates synchronously with the above-mentioned address decoder 14 and selects column lines  $C_0$  -  $C_M$  of the memory cell matrix 12. Additionally, an FET 17 is the precharge FET of the memory cell matrix 11 of the even address block and FETs  $18_0$  -  $18_M$  are discharge FETs. Moreover, an FET 19 is the precharge FET of the memory cell matrix 12 of the odd address block and FETs  $20_0$  -  $20_M$  are discharge FETs.

6

p. 542

A clock pulse  $\theta_{R0}$  is supplied to the above-mentioned FETs 17 and 18<sub>0</sub> - 18<sub>M</sub>, and a clock pulse  $\theta_{R1}$  that is 180 degrees out of phase with the clock pulse  $\theta_{R0}$  is supplied to the above-mentioned FETs 19 and 20<sub>0</sub> - 20<sub>M</sub>. A clocked inverter 21 that uses a clock pulse  $\theta_{SEL}$  as a synchronization signal is connected to a drain D of the above-mentioned FET 17. A clocked inverter 22 that uses a clock pulse  $\theta_{SEL}$  that is the inverted signal of the clock pulse  $\theta_{SEL}$  as a synchronization signal is connected to a drain D of the above-mentioned FET 19. The output sides of the above-mentioned clocked inverters 21 and 22 are connected in common and this common connection point A is the data output point. The FETs other than the above-mentioned FET 17 and 19 are all p-channel types, while the FET 17 and 19 are n-channel types.

Next, the operation of the above-mentioned device is explained with reference to the timing chart shown in Fig. 3.

7

First, address 0, column 0 of the memory cell matrix 11 is specified by the address decoder 13 and the column decoder 15 on the even address side. During the period  $T_1$  which is the first half of the period during which the above-mentioned address decoder 13 is specifying the address 0, the clock  $\theta_{R0}$  is at the 1 level (+V<sub>DD</sub> level). While the above-mentioned pulse  $\theta_{R0}$  is at the 1 level, the address line  $A_0$  only of the memory cell matrix 11 is at the 1 level, the column line  $C_0$  only is turned on, and the 0 level (-V<sub>DD</sub> level) is output through the precharge FET 17 to the drain D of the FET 17. Next, during the period  $T_2$  which is the second half of the period during which the above-mentioned address decoder 13 is specifying the address 0, the clock pulse  $\theta_{R0}$  is inverted to the 0 level. When the pulse  $\theta_{R0}$  changes to the 0 level, the FET 17, which has been on hitherto, is turned off. At this time, because there is an FET at the address 0, column 0 position of the memory cell matrix 11 and because the 1 level signal on the address line  $A_0$  is input to that gate, the FET is turned off.

8

Accordingly, the drain D of the FET 17 remains as is at the 0 level even if the pulse  $\theta_{R0}$  goes to the 0 level. In addition, when the pulse  $\theta_{R0}$  is at the 0 level, the pulse  $\theta_{SEL}$  goes to the 1 level. As a result, the clocked inverter 21 operates and the inverse data from address 0, column 0 is output to data output point A.

On the other hand, from the period  $T_2$ , which is the second half of the period during which the address decoder 13 is specifying the address 0, the address 1, column 0 of the memory cell matrix 12 is specified by the address decoder 14 and the column decoder 16 on the odd address side. In other words, the address output periods of the address decoders 13 and 14 overlap by a half cycle. During the period  $T_2$ , which is the first half of the period during which the above-mentioned address decoder 14 is specifying the address 1, the clock pulse  $\theta_{R1}$  is at the 1 level. While the above-mentioned pulse  $\theta_{R1}$  is at the 1 level, the address line  $A_1$  only of the memory cell matrix 12 is at the 1 level, the column line  $C_0$  only is turned on, and the 0 level is output through the precharge FET 19 to the drain D of the FET 19.

9

Next, during the period  $T_2$  which is the second half of the period during which the address decoder 14 is specifying the address 1, the clock pulse  $\theta_{R1}$  is inverted to the 0 level. When the pulse  $\theta_{R1}$  changes to the 0 level, the FET 19, which has been on hitherto, is turned off. At this time, because there is an FET at the address 1, column 0 position of the memory cell matrix 12

and because the 1 level signal on the address line  $A_1$  is input to that gate, the FET is turned off. Accordingly, the drain D of the FET 19 remains as is at the 0 level even if the pulse  $\theta_{R1}$  goes to the 0 level. In addition, because the pulse  $\underline{\theta}_{SEL}$  is at the 1 level when the pulse  $\theta_{R1}$  is at the 0 level, the clocked inverter 22 operates and the inverse data from address 1, column 0 is output to data output point A.

Thereafter, the two address decoders 13 and 14 specify sequential addresses while overlapping their address output periods by half a cycle, and as a result, data can be read twice the speed in comparison with the case of address specification by a single address decoder.

10

p. 543

Note that in cases where addresses are not specified sequentially, as in the case of branch instructions, data must be read at half the speed of sequential specification, that is, at the original speed. However, whether an instruction is a branching instruction or not can be decided easily using the output of an instruction decoder. Moreover, in the case of branch instructions, the clock pulses  $\theta_{R0}$ ,  $\theta_{R1}$ ,  $\theta_{SEL}$ , and  $\underline{\theta}_{SEL}$  can be initialized by a simple gate circuit, allowing branch destination addresses to be specified without error.

The present invention is not limited to the above-mentioned embodiment. For example, the above-mentioned embodiment explained the case when the FETs in a memory cell matrix were divided into two blocks off even-numbered addresses and odd-numbered addresses respectively, but the memory cell matrix may be divided into any number of blocks and the speed of data reading will increase with the increase in number of blocks.

11

Further, the above-mentioned embodiment explained the case of a dynamic, positive logic Nor ROM using p-channel FETs, but needless to say, the embodiment is possible using other types of ROMs.

Thus, according to the present invention as explained above, a semiconductor memory device that is capable of high-speed operation can be provided by dividing the memory elements in a memory element circuit into a plurality of blocks and reading data from the memory elements in each block in block order using overlapping address specifications by a plurality of address decoders.

## 4. Detailed Description of the Drawings

Figure 1 is a configuration diagram of a dynamic ROM according to the prior art.

Figure 2 is a configuration diagram of an embodiment according to the present invention.

Figure 3 is a timing chart showing the operation the above-mentioned embodiment.

11, 12: memory cell matrix; 13, 14: address decoder; 15, 16: column decoder; 17, 19: precharge FET; 180 - 18M, 200 - 20M: discharge FET;

12

21, 22: clocked inverter

Agent: Takehiko Suzue, Patent Attorney

13

Fig. 1

[see source for figure]

- 1. Column decoder
- 2. Address decoder

[end]

p. 544

Fig. 2

[see source for figure]

- 1. Address decoder
- 2. Column decoder
- 3. Column decoder
- 4. Address decoder

[end]

# Fig. 3

# [see source for figure]

- 1. Address 0
- 2. Address 2
- 3. Address 1
- 4. Address 3
- 5. Data o
- 6. Data 1
- 7. Data 2
- 8. Data 3

[end]

p. 545

(JP) 日本国特許庁 (JP)

10 特許出顧公開

®公開特許公報(A)

昭56-47996

⑤Int. Cl.³G 11 C 17/00 7/00

斑別記号 101 庁内整理番号 7010—5B ❸公開 昭和56年(1981)4月30日

7/00 11/34 7010—5 B 発明の数 1 密査請求 未請求

(全 5 頁)

#### **◎半導体記憶装置**

**②特** 顧 昭54—121222

**②出 原昭**5

爾 昭54(1979) 9 月20日

**@発明者 吉田茂樹** 

東京都港区高輪一丁目 4 番10号 日電東芝情報システム株式会社 Ŋ

⑪出 願 人 超エル・エス・アイ技術研究組

合

川崎市高津区宮崎4丁目1番1

号

砂代 理 人 弁理士 鈴江武彦

外2名

M # :

1. 発明の名称

半導体配煙酸物

複数の記憶集子が設けられた記憶業子問語と、 上記記憶業子回路内の記憶業子をアドレス単位 で複数プロックに分割しこの各プロッタ内の記 設業子をプロック版に基板しながらアドレス指 足する複数のアドレステコーメとを具備してな みととを始めたよる無道体を得めた。

3. 数用のは細水砂田

との発明はデータの競出しを専用に行なり4 連体監修数量に関する。

1608 型半球体集新回路の出現は大規模を選子システムを低係格で提供するととを可能にしたその良い偶が選子式小型計算機でありマイクロコンピュータシステムは通常、タイミングジェネレータ、 RAM 、BOM 、プログラムカウンタ、インストラクションデューダ、 ALU (Arithmetic

and Logio Unit)、各数レンスタ海から根成され、上記 ROM Kはこのシステムを動作させるためのプログラムが格別される。そしてシステムを動作させるたが大独模になる強、上記 ROM も大智型でかつの選及ものが終まれる。マイクロコンピュータシステムを CMOS - LSI (相相 MOS 型高級な炭外級回路)で特成した場合、上記 ROM は Pチャンネル PBT では成すると、 出力に監列にメモリセルが紹合される正論型ノン ROM の方がに立むないのは、 出力に対して AL アート PBT を用いた場合には正論理ノフ ROM の方が、 正論はナンド BOM よりも高級独立を考えてて、 出力信号をなく引き回わるなくて、 はらしたが、 出力信号をなく引き回わるためでであれている。 また世の祖の方が正論型ノンド BOM の方が近れている。しかしながら出力に直

-541-

はならないので、動作速能が越くなるといった 欠点がある。

新1回は正約短ノア ROM 収成の、従来のメイナミック型 ROM を示す図である。

4

一般にダイナミッタ型 ROM は複数の FET 11...

J1 … Jn にメモリセルとするメモリセルマトリ
クス2、 このメモリセルマトリクス2のアドレスライン Ao ~ An を選択するアドレスアコニメ
コ、カラムライン Co ~ Cu を選択するカラムアコーダイ、アリティージ州の FET 5、アイスチャーシ州の FET 6。~ 6x から解放されている。なか上近 PET 6 を飲いた他の PET ねずべてアナヤネルであり、 PET 5のみが Nティネルである。このような ROM にかいて、いま仮にアドレス
0、カラム0 のアータを配外出すね台を対える。
先ずアリチャージ州の FET 5のケート かよびアイスティージ州の FET 6。~ 6x それぞれのゲートに入力するタロックパルス 4x が1レベル (+Vob レベル) となるタイミンダでアドレス

ことで上記 BOM の 校話 動作 制設 数が RAM、 アログラムカウンタ 等 他の 回路 の 放高 動作 異故 数 に 比較して 半分 しか ない と 仮 足 する と、 と の BOM を 用いて マイクロコンピュータ レステム を 切成 すれば、 システム 全体 の 放 高 動作 周 故 数 に 一 数 し、 システム の 動作 知 故 数 は 低 い も の に なって しま う。

ライン A。のみ1レベル、カラムラインは C。の

との発明は上記のような事情を考慮してなされたものであり、その目的は、 高速的作が可能な学事体配性数量を提供することである。

以下、図面を砂服してこの窓別の一実施物を設明する。 解2回はこの発別に係る牛準休定は 狭隘の一変的例の構成型であり、ここでは従来 と同様にメイナミック 並 ROM が示めされている。 図にかいて 1.1.1.2 はそれぞれ役数の PET を メモリセルとするメモリセルマトリックスであ り、一方のメモリセルマトリクス 1.1 内の各 PET には偶数アドレスが、一方のメモリセルマトリクス 1.2 内の各 PET には奇数アドレスがそれでものよった。 れぞれ割り付けられている。 すをわち、上記 2

排除356- 4799.6(2) みォン状球とせり、 PST かそ介してこの FST s のドレインナをわち A 点化 O レベル ( - Y<sub>s</sub> レ ペル)が出力される。女に々。が0レベルにたる と、いさまてオンしていた PET & がオフする。 とのときアドレスラインA。 の1 レベル信号を ゲート入力とするメモリセルマトリクス2内の FET I: はオフ状冠となっているため、A点は 0 レベルのままとなりナータとして0 レベルガ 出力される。とのを頂次ゲータが読み出され、 アドレ×0 ,カラム単となると、メモリセルマ トリクス全内のとの部分には FET な存在しない のでタュが1レベルから0レベルに反転すると、 A 点の O レベル信号は他のアドレスの FET を途 って+V<sub>DD</sub> 倒に遊げて行き、十分な瞬間の袋に は 4 点は 1 レベルとなりナー 4 として 1 レベル が出力される。とのように従来のメイナミック 型 ROM ではデータとして1レベルを散み出す緊 に、放電車能を多くの FET を介して +Von 句に、 死さなければたらたいので当作返旋が基くなっ

つのメモリセルマトリクスエノ・1.3は、1つ のメモリセルマトリクス内の BET をそのアドレ したものである。アドレステコーダミュはとの うち、上記例数アドレスが翻り付けられたプロ ックのメモリセルマトリクス1\_107ドレスラ インA。~ A2x を巡択しい もり1つのアドレステ コーダスイは上配許数アドレスが削り付けられ たプロックメモリセルマトリクス 1\_3 のアドレ スライン A1 ~ A2 K+1 を遊択する。カラムゲータ 16は上記プドレステコーダ13と同期して動 作し、メモリセルマトリクス2\_1のカラムライ  $\nu$   $C_o$   $\sim$   $C_u$  を選択する。 さらにもり 1 つのカラ ムデコーダ16は上記アドレステコーダ11と 同期して動作し、メモリャルマトリクスで3の カラムライン  $C_o \sim C_M$  を選択する。また FET17位例数アドレス例ブロックのメモリセルマ トリクス11のプリティーン用のものであり、 FBT 1 8。~ 18 k はデイスチャージ用のものでも る。さらに FET 1 g は奇数アドレスのアロック

--542--

のメモリセルマトリクス 1\_3 のナリティーリカ 060769、 PET 200~ 204 HT 4 x 5 + **グ用のものである。そして上記 PET 17.18。** ~ 182 の名かートにはクロックパルスタ20 が、 また上記 FBT 1 2 , 2 0 ~ 20m の名ゲートには クロックパルス oso と位相が 1 8 0 はずれたク ロックパルス 611 がそれぞれ供給される。また 上記 FET 17の Yレイン D にほクロックパルス fast を同期付号とするクロックドインペーチ 11が接続されるとともK、上近 PET 19のP レインDにはクロックペルスす。zl の反転伯分 てある。『BELを関系信号とするクロックドイン イータ22が接続される。そして上起2つのク ロックドインペータネス、ネスの出力処は共通 袋袋され、この共遊投終AAをデータ出力点と している。なか上記 FEF 11,19 を除いた他 の FET はすべて P チャネルで協成されており、 との PET 17,19 はNチャオルで特級されて

次に上記のように群成された独位の動作を沿っ

のでとの FET はオフ状態となっている。したが ってイルス fao が O レベルになっても FET 17 のドレインひはのレベルのままである。またペ ルス oga が O レベルのときにはパルス oggl は 1レベルとなるむめ、クロックドインバータ 3 1 が作動してデータ出力点んだはアドレスの カラム〇の反転アータが出力されることになる。 一方プドレスデコーメノJがプドレスDを指 定している徒半ので。の期間から、苛数アドレ ス角のアドレステコーダ14かよびカラムテコ . ータ16によりメモリセルマトリクス12のア Pレス1 , カラム O が指定される。 すなわちア アレスデコーダミま、ミ4のアアレスの出力期 間は半日期オーペラップするととになる。上記 アとレステコーメスチがアとレス1を指定して いる前半のT』の期間では、クロックペルス ∮21 は1 レベルになっている。上記ペルス∮21 がしレベルとなっているタイミングでメモリセ ルマトリクス1\_3のアドレスラインム: のみが 1 レベル、カラムラインC。 のみがオンし、ア

3 図にボナタイ(ングチャートを併用して以明 する。 免す例なアドレス例のアドレスデコータ 13 およびカラムアゴータ15 によりメモリセ ルマトリクス110 アドレス0,カラム0 が指 过される。上記アドレスアコータ13 がアドレス0 を指定している割半ので10 の助助では、クロック 6go は1 レベル( +VDB レベル) になっ ている。上記ペルス 6go が1 レベルとなっているタイミングでメモリセルマトリクス1107 ドレスライン人ののみが1レベル、カラムラインC。 のみがオンし、プリチャーシ州のPET 19を

排勵組56- 47996(3)

( - Ves レベル ) が出力される。 次化アドレスデコータ 1 8 がアドレ × 0 を指足している数学の下。 の期間では、タロッタペル× ps。 は 0 レベルに及転する。 パル× ps。が 0 レベルになると、いままでオンしていた FDT 1 7 がオフする。 とのとをメモリセルマトリクス 1 1 のアドレス 0,カラム 0 位 位 に PET は 存在し、 アドレスラインA。 の 1 レベル公子がそのケートに入力している

介してとのFET 11のドレインDにOレベル

リナャーシ用の PBT・1 9 を介してとの PET 1 9 のとレインDKO・レベルが出力される。次尺で アレステコーメミィがア ドレス:1 を接足してい る後半ので。の期間では、ショックパルスを11 になると、いままでオンじていた PET 1 9がオ フする。このともメモリセルマトリクス 4.3.0... プレンス1、カラム O 位金化 PET 社存在し、ア ドレスラインム: の1 レベル信号がぞのゲート に入力しているので PET はオフ状態となってい る。したがってパルスちょがりレベルになって、 6 PET 1 9 0 P. V 1 V D H 0 V N D t t T 5 る。またパルスチュ, がりレペルのときドはパル ス ∮ a z L は 1 レベルとなるため、クロックドイ ンペータまるが作励してデータ出力点人にはア ドレス1,カラム0の反転アータが出力される ととにたる。 '

以下、2つのアドレスデコーダーを、14でアドレスの出力期間を半回加ずつオーバラップ させなから成次アドレス指足にいくことにより、

10

1つのアドレスデコーダでアドレス対定する場合に比較して2倍の速度でデータを飲み出すことが可能になる。

この弱明は上記の一突結例に限定されるものではなく、たとえば上記交換気ではメモリセルマトリタス内のPETをそのアソレスの偽数、奇数になって2つのプロックに分割した場合を説明したが、これはいくつのプロックに分割しても良く、このプロックの数が増加する程テータの数み出し窓度を高速化することができる。

- .-

福品配56- 47996(4)

さらに上記袋的別ではPティネルPITによる グイナミック型正論理/ア BOM の場合について 説明したが、これは他の方式の BOM についても 実施可能なととはいうまでもない。

以上、説明したようにとの発明によれば、記憶素子回路内の記憶な子をアドレス単位で複数アーックに分割し、との各アロック内の記憶な子を複数のアドレスアコードによってアロック 取に登扱しながらアドレス指定してデータを説 み出すようにしたので、高速動作が可認を半導 体配管接触を提供することができる。

#### 4. 图 配 の 知 単 立 股 明


新1 図は従来のダイナミック型 RQM の物成図、 第2 図はこの発明の一実施例の構成図、 第3 図 は上記実施例の動作を示すタイミングチャート である。

11,12…メモリセルマトリタス、13, 14…アドレスアコータ、16,16…カラム テコータ、17,19…アリティーシ用の FET、 18,~18<sub>H</sub>,20,~10<sub>H</sub>…ティスティーシ用の

12

SPET、21,21…クロックドインペータ

出版人代理人 分類士 鈴 江 姓 彦



13

EBSELECTION OF AN APPLICATION OF A PROPERTY OF A PROPERTY

-544-

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.